Дешифратор адреса схема

Дополнительно к своему основному назначению некоторые порты могут использоваться для подключения внешней памяти. Выделяемый дешифратором адрес называют адресом регистра данных порта ввода. Из порта ввода возможно только чтение информации. Port1 (P1.0 – P1.7) — Входной порт, по умолчанию настроен на ввод аналоговых сигналов (функция АЦП). Каждый ввод может быть переведен в режим цифрового входа, для этого в соответствующий бит порта должен быть записан логический ноль. Для этого процессору в цикле необходимо считывать в аккумулятор сигналы внешнего устройства со входа буфера, а затем данные аккумулятора записывать в регистр внешнего устройства. Коммутируемый вход задаётся кодом на специальных адресных входах Ak. Обычно также есть вход разрешения работы E, при неактивном уровне на котором на выходе мультиплексора устанавливается неактивный уровень, а состояния информационных и адресных входов игнорируются.

Его можно запомнить по сигналу SYNC и сформировать такие управляющие сигналы, которые не удалось вывести в явном виде на контакты БИС МП из-за ограниченного количества контактов микросхемы. Адресное пространство при использовании сегментного метода адресации приведено на рисунке 7. Рисунок 7. Пример адресного пространства с разделением на сегменты. Раздел 1. Схемы на базе триггеров На основе триггеров строится множество других цифровых схем.
Условная схема микропроцессора 8080 Рис. 4. Процессор Intel C8080A Микропроцессор 8080 — 8-разрядные микропроцессор в котором совмещены операционное и управляющее устройство. Архитектура семейства MCS–51 оказалась настолько удачной, что и по настоящее время является одним из стандартов 8–разрядных МК. Поэтому объектом изучения выбраны МК этого семейства, получившие широкое распространение в сравнительно простых си­стемах управления. Такие микросхемы удобно рассматривать с помощью модели (рис.1.4), использующей электромагнитное реле. При записи в бит регистра порта логической единицы соответствующая линия порта переходит в режим высокоимпедансного входа. Введем для рассмотренной ячейки памяти условное обозначение (рис.1.10). Рис.1.10. Условное обозначение ячейки памяти статического ОЗУ Объединив множество таких ячеек и дешифратор адреса, легко построить статическое ОЗУ произвольной емкости.

Похожие записи: